Qwenputer:把完整 RISC-V CPU 放进 Qwen3.5-4B 模型权重里
divagr1925 打造的 Qwenputer 将一颗完整 RISC-V CPU 放进 Qwen3.5-4B 的权重中,用模型自身的 Gated DeltaNet 层充当 RAM,使 C 和 MicroPython 在前向传播中无需外部运行时即可运行。
divagr1925 打造的 Qwenputer 将一颗完整 RISC-V CPU 放进 Qwen3.5-4B 的权重中,用模型自身的 Gated DeltaNet 层充当 RAM,使 C 和 MicroPython 在前向传播中无需外部运行时即可运行。
NVIDIA 在 Hugging Face 和 ModelScope 上线开放权重模型 Nemotron 3.5 Transcribe,将转录、说话人分离、翻译和音频问答整合进单一 checkpoint,支持 40 种语言转录、31 种语言与英语互译、13 种语言说话人标注。
开源项目 esp32-pie-asr 在 ESP32-P4 上实现离线实时英语语音识别,无需云服务或独立 AI 加速器。
乐鑫发布 ESP-Mosaico 模块化开发平台,让 Coding Agent 识别当前硬件配置并直接参与应用开发。
推荐理由:乐鑫把 AI 编码智能体接入模块化硬件,读者可了解其主机规格、模块扩展与两种开发流程。
乐鑫发布 ESP-Mosaico 模块化开发平台,让 Coding Agent 识别当前硬件配置并直接参与应用开发。
推荐理由:乐鑫把模块化硬件与 Coding Agent 串成完整开发闭环,读者可据此判断 AI 辅助硬件开发的落地形态。
乐鑫发布 ESP-Mosaico 模块化开发平台,让 Coding Agent 识别当前硬件配置并直接参与应用开发,支持 Chat Coding 与 Vibe Coding 两种路径。
推荐理由:官方给出模块化主机、ESP32-S31 规格与两种 AI 开发路径,可据此判断平台是否适合原型开发。
乐鑫发布 ESP-Mosaico 模块化开发平台,让 Coding Agent 识别当前硬件配置并直接参与应用开发。
推荐理由:官方披露了主机硬件规格、模块自动识别机制和两套 AI 开发流程,可据此判断平台形态与上手门槛。
Zero ASIC 统计了截至 2026 年 10 月 11 日的公开非 fork 芯片设计仓库 GitHub 星数,称其排名全球第一,约为第二名公司的 100 倍、NVIDIA 的 4900 倍。
微软研究院推出零知识证明系统 Magnetar,可证明用 Rust、Go 或 C 编写的程序,平均运行速度比此前最快的同类系统快 10 至 39 倍,且安全性仅依赖标准哈希函数。该系统延续了 Spartan、Phalanx、Nova 等十余年研究成果,旨在让生成证明像运行程序一样常规,可用于 AI 智能体行为合规证明和金融机构交易验证等场景。
乐鑫宣布 ESP32-S31 已进入量产并开放购买,这是一款面向下一代 AIoT 应用的高性能双核 RISC-V SoC。芯片采用最高 320 MHz 的双核 32 位 RISC-V CPU,其中一个核心支持 128 位数据通路与 SIMD 指令集,并集成 40 MHz 低功耗协处理器、512 KB 片上 SRAM、最高 60 个 GPIO。
推荐理由:原文列出双核 RISC-V、Wi-Fi 6 与多协议无线规格,可据此判断它在边缘 AI 设备中的定位。
乐鑫发布 ESP32-P4 芯片 v3.x 版本,双核 RISC-V 高性能系统最高主频从 360 MHz 提升至 400 MHz,并新增 Zb 位操作扩展与优化的 PIE 加速单元。
推荐理由:官方列出 v3.x 在时钟、ISP/PPA 与安全模块上的具体变化,并给出迁移文档入口,便于现有用户评估升级成本。